کپی برداری غیرمنتظره TSMC از معماری اینتل؛ رقابت نو در بسته بندی تراشه های هوش مصنوعی
به گزارش فروشگاه ویژه ها، در این مقاله قصد داریم آنالیز کنیم که چرا بزرگ ترین تراشه ساز دنیا دست به دامن طراحی رقیب دیرینه خود شده است. آیا معماری قبلی به انتهای مسیر خود رسیده؟ چطور کمبود ظرفیت بسته بندی تراشه ها باعث شد اینتل دوباره به بازی برگردد و همکاری تایوانی ها با شرکت کینسوس چه تغییری در بازار هوش مصنوعی ایجاد می نماید؟ با هم مرور می کنیم که در پشت پرده غول های نیمه هادی چه می گذرد.
???? لیست بخش های این نوشته (کلیک کنید)
- تغییر مسیر عجیب TSMC به سمت پل های سیلیکونی
- وقتی فناوری CoWoS جوابگوی حجم تقاضا نیست
- چالش های فیزیکی در ابعاد تراشه های هوش مصنوعی
- ارتقای جایگاه کینسوس در زنجیره تامین تایوان
- مهاجرت مشتریان بزرگ به فناوری بسته بندی اینتل
- مقایسه عملکرد حرارتی و پهنای باند دو معماری
- افق های تازه با بسته بندی در ابعاد پنل
- تاثیر تحولات بسته بندی بر هزینه نهایی سرورهای ابری
- آینده همکاری ها و رقابت های سنتی در صنعت نیمه هادی
تغییر مسیر عجیب TSMC به سمت پل های سیلیکونی
وقتی مهندسان شرکت TSMC پروژه نو خود را در آزمایشگاه ها شروع کردند، نامی را برای آن انتخاب کردند که در صنعت نیمه هادی دست کم یک شگفتی محسوب می گردد. آنها این طرح را شبیه به EMIB نامیدند. این عبارت دقیقاً به فناوری اختصاصی اینتل اشاره دارد که سال ها برای اتصال چیپ لت ها پیشرفته است. گزارش های منتشر شده نشان می دهد غول صنعت تراشه سازی تایوان با همکاری شرکت کینسوس (Kinsus Interconnect Technology) در حال ساخت معماری تازه ای است که بر پایه همان ایده رقیبش کار می نماید. این تصمیم نشان می دهد روش اینتل برای مونتاژ شتاب دهنده های هوش مصنوعی به قدری کارآمد بوده که حریف قدرتمندش را به بازطراحی استراتژی وادار نموده است.
انتشار این خبر واکنش مثبت سهام داران را در پی داشت. ارزش سهام TSMC حدود 7 درصد و سهام اینتل بیش از 13 درصد رشد کرد. این جهش هم زمان نشان داد که بازار پردازش ابری آن قدر بزرگ شده که هر دو شرکت می توانند بدون حذف یکدیگر رشد نمایند. الگوبرداری تایوانی ها از رقیب آمریکایی نشانه ای از بزرگ تر شدن کل بازار است، نه لزوماً عقب نشینی یکی به نفع دیگری.
وقتی فناوری CoWoS جوابگوی حجم تقاضا نیست
فناوری CoWoS برای سال ها استاندارد بی رقیب ساخت تراشه های پیشرفته هوش مصنوعی بود. در این روش، قالب های پردازشی و حافظه های پرسرعت (HBM) روی یک لایه میانی سیلیکونی (Silicon Interposer) کنار هم قرار می گیرند تا تبادل داده با سرعت بالا انجام گردد. بدون این لایه، ساخت یک پردازنده 3 نانومتری عملیاتی ممکن نیست. با این حال، فراوری لایه میانی احتیاجمند یک مرحله فیلم برداری و لیتوگرافی جداگانه است که باعث ایجاد گلوگاه شدید در خطوط فراوری شده است.
مدیرعامل TSMC در نشست خبری اخیر خود رسماً خاطرنشان کرد که محدودیت ظرفیت بسته بندی، مانع رشد مشتریانش شده است. تمام خطوط CoWoS تا ماه های پایانی سال های آینده پیش خرید شده اند و زمان تحویل سفارش ها بین 52 تا 78 هفته طول می کشد. حتی با وجود برنامه این شرکت برای چهار برابر کردن ظرفیت ماهانه و رساندن آن به 130 هزار وافر، ناظران تخمین می زنند حدود 20 درصد از تقاضای بازار بدون پاسخ باقی بماند. همین صف های طولانی فرصت مناسبی برای اینتل ایجاد نموده تا فناوری خود را به مشتریان بزرگ پیشنهاد دهد.
چالش های فیزیکی در ابعاد تراشه های هوش مصنوعی
فشار روی صنایع نیمه هادی فقط ناشی از تقاضای بازار نیست، بلکه با محدودیت های فیزیکی نوری نیز گره خورده است. ابعاد ماسک های لیتوگرافی دارای حد مجاز مشخصی است که به آن حد رتیکل (Reticle Limit) می گویند و معمولاً حدود 858 میلی متر مربع است. وقتی پردازنده های گرافیکی نو انویدیا از این حد فراتر می روند، طراحان مجبورند سیستم های چندقالبی بسازند. در این حالت، روش بسته بندی مشخص می نماید که محصول نهایی تا چه مقدار می تواند بزرگ و کارآمد باشد.
معماری EMIB اینتل در اینجا یک مزیت ساختاری دارد. برخلاف روش CoWoS که کل کف بسته بندی را با یک لایه یکپارچه سیلیکونی می پوشاند، اینتل تنها از پل های سیلیکونی کوچک و موضعی در نقاط اتصال قالب ها استفاده می نماید. این پل ها درون بستر ارگانیک زیرین قرار می گیرند و احتیاج به لایه میانی سراسری را از بین می برند. به همین خاطر، هزینه های ساخت در ابعاد بسیار بزرگ افت چشم گیری پیدا می نماید. در حالی که روش های فعلی CoWoS ابعادی تا 3.3 برابر حد رتیکل را پشتیبانی می نمایند، فناوری اینتل می تواند بسته هایی بزرگ تر از 8 برابر این حد را پوشش دهد و برنامه هایی برای رسیدن به ابعاد 12 برابر نیز دارد.
ارتقای جایگاه کینسوس در زنجیره تامین تایوان
شرکت کینسوس تا پیش از این فقط به عنوان یکی از سازندگان بسترهای ارگانیک و فیبرهای مدار چاپی شناخته می شد که در کنار شرکت های دیگری مانند یونیمیکرون به تامین قطعات پایه می پرداخت. اما ورود به پروژه نو TSMC، جایگاه فنی آن را دستخوش تغییر نموده است. این شرکت اکنون به عنوان همکار مهندسی در توسعه بسترهای دارای پل داخلی مشارکت دارد و مسئولیت طراحی فیبرهایی را بر عهده گرفته که پل های سیلیکونی درون آنها جاسازی می شوند.
رویکرد فنی نو احتیاجی به لایه حامل ارگانیک که در نسل های قبلی استفاده می شد ندارد. با حذف این لایه اضافی، مراحل اتصال چیپ لت ها از دو مرحله به یک مرحله کاهش می یابد. این کار علاوه بر ساده تر کردن فرایند مونتاژ، یک لایه واسط را که باعث جمع شدن حرارت می شد حذف می نماید و کارایی سیستم های خنک نماینده سرور را بهبود می بخشد.
مهاجرت مشتریان بزرگ به فناوری بسته بندی اینتل
دلیل اصلی شتاب گرفتن پروژه نو تایوانی ها، موفقیت اینتل در جذب شرکت های بزرگ فناوری است. گوگل سفارشی را برای بسته بندی بیش از 3 میلیون تراشه اختصاصی TPU ثبت نموده است. آمازون نیز برای پردازنده های نسل نو Trainium 3 خود به سراغ پل های سیلیکونی اینتل رفته است. حتی مدیاتک اعلام نموده که استراتژی دوگانه ای پیش گرفته؛ به طوری که تراشه های یادگیری عمیق خود را به TSMC می سپارد اما مدل های مربوط به استنتاج را با فناوری اینتل مونتاژ می نماید.
در این میان، محتمل ترین تغییر مربوط به انویدیا است. گزارش ها نشان می دهد این شرکت در حال ارزیابی پل های اینتل برای ترکیب 4 قالب گرافیکی در یک بسته برای تراشه های آینده خود است. ارزیابی ها نشان می دهد محتمل است یک چهارم از حجم بسته بندی این تراشه های نو به اینتل واگذار گردد. به خصوص اینکه گزارش های فنی نشان می دهند بازدهی فراوری اینتل در این بخش به 98 درصد رسیده و با بازدهی خطوط TSMC هم سطح شده است.
مقایسه عملکرد حرارتی و پهنای باند دو معماری
تفاوت در طراحی این دو روش، بازدهی متفاوتی در کاربری های مختلف ایجاد می نماید. حذف لایه میانی سیلیکونی یکپارچه در روش پل های موضعی باعث می گردد دفع حرارت از پردازنده ها بسیار راحت تر انجام گردد (زیرا صفحات سیلیکونی سراسری مانند عایق حرارتی عمل می نمایند). بعلاوه هزینه ساخت بسته های بزرگ کاهش می یابد، چرا که لایه های میانی یکپارچه گاهی تا 60 درصد از کل هزینه بسته بندی را به خود اختصاص می دهند. از طرف دیگر، این روش اجازه می دهد تراشه های ساخته شده با لیتوگرافی های مختلف (مثلاً پردازنده اصلی 3 نانومتری در کنار تراشه ارتباطی 7 نانومتری) به راحتی متصل شوند.
با این حال، روش CoWoS هنوز در برنامه هایی که به بیشترین پهنای باند ممکن احتیاج دارند برتر است. صفحه سیلیکونی سراسری تاخیر کمتری در انتقال داده ها ایجاد می نماید و تراکم خطوط ارتباطی در آن بیشتر است. به همین خاطر انویدیا همچنان برای قوی ترین تراشه های آموزش هوش مصنوعی خود مانند سری بلک ول از این روش استفاده می نماید. راه چاره نو TSMC در واقع برای پاسخ به احتیاج تراشه های سفارشی و استنتاجی است تا مشتریان مجبور نباشند برای کاهش هزینه به سراغ کارخانه های اینتل بروند.
افق های تازه با بسته بندی در ابعاد پنل
رقابت غول های نیمه هادی به فناوری پل های موضعی محدود نمی گردد. تایوانی ها هم زمان در حال توسعه روش دیگری موسوم به CoPoS هستند که بسته بندی را به جای ویفرهای دایره ای روی پنل های مستطیلی با ابعاد 310 در 310 میلی متر انجام می دهد. فرم مستطیلی باعث می گردد پرت مواد در حاشیه های گرد ویفر از بین برود و بتوان بسته هایی بسیار بزرگ تر ساخت. تخمین زده می گردد این فناوری تا دو سال آینده به مرحله فراوری انبوه برسد.
اینتل نیز برنامه های مشابهی برای توسعه ابعاد بسته بندی تا 50 برابر حد رتیکل دارد. این مسابقه نشان می دهد که جنگ اصلی در دنیای پردازنده ها از لیتوگرافی و کوچک کردن ترانزیستورها به سمت نحوه اتصال و کنار هم قرار دادن قطعات مختلف تغییر مسیر داده است.
تاثیر تحولات بسته بندی بر هزینه نهایی سرورهای ابری
وقتی هزینه های ساخت بسته بندی های پیشرفته کاهش یابد یا بازدهی فراوری آنها بالا برود، اثر آن مستقیماً در صورت حساب مالی شرکت های ارائه دهنده خدمات ابری مانند مایکروسافت، گوگل و آمازون دیده می گردد. در حال حاضر، بخش عمده ای از هزینه های سرسام آور ساخت مراکز داده هوش مصنوعی ناشی از قیمت بالای شتاب دهنده ها است که خود تحت تاثیر محدودیت های بسته بندی واقع شده است.
تنوع بخشی به روش های مونتاژ و ورود بازیگران نو باعث رقابتی تر شدن قیمت ها می گردد. اگر شرکت ها بتوانند تراشه های استنتاجی خود را با بسترهای ارگانیک و پل های موضعی ارزان تر بسازند، هزینه پردازش هر درخواست هوش مصنوعی برای کاربران نهایی کاهش خواهد یافت. این تغییر ساختاری می تواند مدل های مالی سرویس های ابری را پایدارتر کند.
آینده همکاری ها و رقابت های سنتی در صنعت نیمه هادی
هم گرایی معماری های بسته بندی نشان می دهد که مرزهای میان کارخانه های خالص ساخت ویفر و شرکت های دارای کارخانه در حال کمرنگ شدن است. اینترکانکت ها و اتصالات میان قالبی در حال تبدیل شدن به یک استاندارد همگانی هستند. وقتی TSMC از روشی مشابه اینتل استفاده کند، مشتریان راحت تر می توانند طرح های خود را بین این دو کارخانه جابه جا نمایند بدون آنکه احتیاج به بازطراحی کامل تراشه داشته باشند.
این انعطاف پذیری به سود کل زنجیره تامین خواهد بود. اگرچه TSMC همچنان سهم اصلی بازار ساخت تراشه را در اختیار دارد، اما پذیرش مدل های طراحی رقیب نشان می دهد که فشار بازار هوش مصنوعی حتی بزرگ ترین بازیگران را هم به انعطاف پذیری و بازبینی در باورهای فنی گذشته وادار می نماید.
جمع بندی نهایی
تغییر رویکرد TSMC و اتخاذ روشی مشابه اینتل برای بسته بندی تراشه ها، نقطه عطفی در صنعت نیمه هادی محسوب می گردد. محدودیت های فیزیکی ویفرهای یکپارچه و صف های طولانی تقاضا ثابت کرد که یک معماری واحد نمی تواند جوابگوی تمام احتیاجهای دنیای هوش مصنوعی باشد. ورود فناوری های پل موضعی و کاهش هزینه های ساخت بسته های بزرگ، فضای بیشتری برای نوآوری در اختیار طراحان تراشه قرار می دهد. رقابت تازه میان غول های نیمه هادی نه تنها گلوگاه های فراوری را تعدیل می نماید، بلکه امکان ساخت سرورهای پردازشی قدرتمندتر و ارزان تر را برای زیرساخت های ابری دنیا فراهم خواهد ساخت.
منبع: یک پزشک